Запуск ModelSim Якщо в дереві вихідних кодів вибрано файл тестового стенду, у вікні процесу стають доступними наступні процеси: Подвійне клацання будь-якого з цих завдань моделювання запустить ModelSim і запустить моделювання за допомогою вибраного тестового стенду.
Тестовий стенд – це належний вихідний файл Verilog, який можна використовувати лише для керування симулятором. Тестовий стенд викликає (або «інстанціює») вихідний файл Verilog для моделювання (часто називають «тестовою ланцюгом або CUT»), він передає всі вхідні дані в CUT і визначає, як вхідні дані змінюються з часом.
Вікно ModelSim з макетом «Simulate». У вікні «Об’єкти» клацніть будь-де правою кнопкою миші та виберіть <Додати до –> Хвиля –> Сигнали в регіоні>, це має додати ваші основні сигнали до екрана «хвиля». Нарешті, зі спадних меню перейдіть до <Simulate –> Run –> Run -All>. Зверніть увагу на зміни на екрані «хвиля».
Випробувальний стенд зазвичай не синтезується оскільки він часто повинен містити інформацію про синхронізацію (затримки), яка не може бути синтезована в апаратному забезпеченні (тоді як MUT не містить іншої інформації про синхронізацію, окрім дельта-затримок).
Щоб запустити тестовий стенд, виконайте такі дії:
- Перейдіть до каталогу, який містить тестовий стенд верхнього рівня та файл Makefile.
- Запустіть сценарій setupenv.sh для продукту USRP, який ви намагаєтеся імітувати. $ джерело <repo>/fpga/usrp3/top/<product>/setupenv.sh. …
- Запустіть конкретну ціль симулятора. $ make xsim.